离场悲剧的简历

基于FPGA的加密存储设备

项目职责 :

1. 设计FPGA代码，实现SOPC系统的搭建以及其总线接口控制

2. 负责与其通信以及控制接口的设计

3. 负责NAND Controller的设计

4. 在后期开始对NIOS II软件代码进行部分修改以及维护的过程中FPGA

基于NAND FLASH的⾼速LVDS数据存储模块

项目职责 :

1. altera FPGA代码实现，包括lvds接口、nand flash控制器

2. SOPC环境搭建[双核]并与软件设计人员完成系统联合调试

基于PCIE的数据处理联合系统[fpga+powerpc]

项目职责 :

1. 单板原理图设计

2. 多个系统的FPGA hdl设计

3. 和软件设计人员进行联合调试，完成系统设计

基于Xilinx Kintex 7硬件平台的⾼速预处理系统设计

项目职责 :

1. Kintex 7 FPGA代码编写以及调试，包括以太网协议栈设计、芯片控制器设计等

2. 上位机程序编写

3. 客户联调

存储器芯片设计

项目职责 :

1. 设计文档编写、包括design spec、architecture spec等

2. rtl设计、综合、formal、power分析等

3. P&R支持、STA

4. FPGA原型验证环境搭建与测试支持

马达驱动芯片的验证

项目职责 :

1. 验证文档编写，包括verification plan、feature list、test case list

2. 使用sv进行验证环境搭建，编写tc对设计进行测试

3. Bug报告、调试、覆盖率收集以及芯片级前后仿真验证

4. FPGA原型验证环境支持

某驱动芯片的设计验证

项目职责 :

1. 设计文档编写、包括design spec、architecture spec等

2. rtl设计、综合、formal、power分析等

3. P&R支持、STA

4. 验证文档编写，包括verification plan、feature list、test case list

5. 使用uvm进行验证环境搭建，编写tc对设计进行测试

6. 调试、覆盖率收集以及芯片级前后仿真验证

7. FPGA原型验证环境搭建与测试支持

某存储芯片的验证

项目职责 :

1. 验证文档编写，包括verification plan、feature list、test case list

2. 使用sv进行验证环境搭建，编写tc对设计进行测试

3. Bug报告、调试、覆盖率收集以及芯片级前后仿真验证

4. FPGA原型验证环境支持

RTL to Visio 源代码 Demo

将项目RTL代码产生Visio连接图，主要用于文档编写，类似RTL视图

个人博客 源代码

基于Jekyll Next模板的个人博客

一些Python小程序

用Python写的一些小的脚本，主要用于提高生产力，降低重复体力劳动

• 爬虫工具 - 爬取各个网站近期职位 源代码

Language 语言

硬件描述语言 : Verilog VHDL SystemVerilog

Tools 工具

设计工具 : ISE Vivado Quartus

仿真工具 : 自带仿真工具 | Modelsim | Quartsim

FPGA 器件

Xilinx : Spartan3/6 Virtex4/5/6/7 Kintex7

Intel[Altera] : Cyclon II/III/IV/V

FE Design 前端设计

RTL设计 跨时钟、多模块设计

FE Verification 前端验证

基于Verilog的验证、基于SV的验证、UVM验证方法学、覆盖率收集

Tools 工具

综合 DC、基于Fomality的Formal验证、基于Prime Time的STA静态时序分、 Debug工具Verdi、RTL仿真工具NCverilog以及VCS、Coverage分析工具ICCR和IMC

软件语言

C语言 Matlab语言 JAVA语言

脚本语言

TCL/Tk Perl Python

GitHub 中度用户，近一年平均每日提交量 1.7 次，Followers n ，总 Star 数 n，目前 GitHub 中国区排名 xxxx

Vim中度使用 | 各种生产力工具爱好者 : Office Project 、Xmind、Timing Design

电脑技术 开源爱好者